Syarikat semikonduktor utama dari Taiwan, Taiwan Semiconductor Manufacturing Company (TSMC), telah mengumumkan garis perancangannya untuk tahun-tahun hadapan dalam acara 2022 TSMC North America Technology Symposium.
Syarikat itu berkata mereka akan memperkenalkan cip yang dibina dengan nod proses 3nm bermula tahun ini, di mana ia akan diperkenalkan dalam lima tahap iaitu N3, N3E (Enhanced), N3P (Performance Enhanced), N3S (Density Enhanced) dan N3X (Ultra High Performance).
Syarikat semikontuktor itu turut menggariskan pelan untuk cip dengan nod proses 2nm yang akan diperkenalkan pada 2025. Jika dibandingkan dengan N3E, ia bakal menawarkan prestasi lebih pantas sehingga 15% dan penjimatan tenaga sehingga 30% pada tahap frekuensi dan transistor sama.
Ketumpatan cip dalam N2 akan ditingkatkan daripada N3E sebanyak 1.1 kali ganda. TSMC turut memperkenalkan teknologi GAAFETs (gate-all-around field-effect transistors), iaitu transistor helaian nano (nanosheet) yang akan meningkatkan prestasi untuk setiap watt yang dibekalkan, dengan mengurangkan rintangan elektrik.
Jika anda tidak biasa dengan kepanjangan nod proses dalam cip, ia merujuk kepada panjang transistor dalam cip tersebut di mana nod proses yang lebih pendek akan menghasilkan prestasi yang lebih pantas untuk peranti elektronik. Walau bagaimanapun, pengilangan nod proses yang pendek adalah lebih sukar. Cipset telefon pintar tercanggih untuk pasaran komersial pada waktu ini mempunyai nod proses 4nm yang terdapat pada Qualcomm Snapdragon 8 Gen 1 dan MediaTek Dimensity 9000.
Kongsi pendapat anda tentang perkembangan cip ini di Facebook kami dan teruskan bersama Rakan Teknologi Utama Malaysia untuk berita teknologi terkini.
Sumber: TSMC
